• 电路仿真

    首页 利记与技术 数字设计类EDA

    VeriSim

    先进数字仿真器

    数字设计验证 约束求解器 混合信号验证解决方案

    VeriSim是一款先进的逻辑仿真器,提供全面的数字设计验证解决方案,覆盖系统级、行为级、RTL级和门级数字电路仿真验证的需求。

    • 配备高性能的仿真引擎和约束求解器,旨在提高编译时效率,并确保设计的正确性和稳定性。

    • 可适配众多主流硬件描述语言,包括Verilog、VHDL、SystemVerilog、SystemC 等,以及它们的组合。

    • 支持行为级、RTL级和带SDF后仿的门级数字电路门级 Verilog和 VHDL仿真。

    • 支持高阶的系统级SystemVerilog加SystemC混合仿真,通过无缝集成通用验证方法(UVM)为用户提供快速验证测试台的设置,使验证过程更加高效和可控。

    • 提供全面的功能、断言和代码覆盖率测试,可生成多种格式的仿真数据。

    • 输入文件可通过加密算法进行保护,确?突 IP得到充分的安全保护。

    • 集成NanoSpice系列的各种晶体管级电路仿真器,提供完整的混合信号验证解决方案。

    下载利记单页

    利记亮点

    • 高性能 & 大容量

      编译、仿真和约束求解器引擎创新优化

    • 先进的仿真技术

      X态传播和竞争条件消除技术

    • 兼容性和可用性

      易于使用并支持从现有工具快速迁移

    • 兼容不同CPU架构

      支持X86和ARM

    • 一站式混合信号验证解决方案

      与NanoSpice系列晶体管级仿真器集成的
      数模混和信号仿真

    利记应用

    • 行为级、RTL级
      和带SDF后仿的
      门级数字电路

    • 集成NanoSpice
      实现数模混和
      SoC全芯片验证

    • SystemVerilog
      和SystemC混合语言
      Testbench

    • 系统验证
      Testbench
      设置

    联系利记 TOP

    登录

    忘记密码
    暂无利记账号?立即注册

    获取验证码

     
    暂无利记账号?立即注册
  • 【网站地图】【sitemap】